64ビットXMC PowerPCホストCPU

XMC CPU/T10 には、PMC インターフェイスと XMC インターフェイスが 1 つずつ搭載されています。1.2GHzのNXP PowerPC QorIQT1022は、高性能データ・パス・アクセラレーション・アーキテクチャ(DPAA)を備えた2つの64ビットe5500 Power-Architecture®コアと、ネットワークおよびペリフェラル・インターフェイスをサポートします。
ローカル64ビットメモリと追加の8ビットECCの合計容量は512MByteです。使用可能な不揮発性メモリは、ブートローダ用に16MByteのSPIフラッシュ、U-Boot環境用に32KBitのI²C EEPROMです。XMC CPU/T10 には、別の 16 MB バックアップ SPI フラッシュが搭載されており、ファームウェアの更新中にシステム クラッシュが発生した場合にシステム リカバリ用に構成できます。あるいは、アプリケーションソフトウェアに使用することもできます。

ローカルアプリケーション向けFPGA

Xilinx Artix-7 FPGAはCPUに接続されており、ローカルバスを介した低レイテンシのデータ交換とPCI Express®を介した高帯域幅のデータ交換が可能です。FPGA の 62 LVTTL I/O は PMC-P4 コネクタに配線されます。

XMC/PMCインターフェース

4レーンPCIeバスを備えたXMCインターフェースは、VITA 42.3に従って設計されています。PMCインターフェースは、PCIローカルバス仕様3.0に準拠した32ビット/66MHz PCIバスをサポートします。
ギガビットイーサネット
XMC-CPU/T10のフロントパネルから2つのギガビットイーサネットインターフェースにアクセスでき、EtherCAT®アプリケーションの優れた基盤を提供します。

USB接続

USBホストポートはUSB2.0をサポートします。

ソフトウェアサポート

フラッシュメモリに内蔵された標準ブートプログラム「The U-Boot」により、オンボードフラッシュからだけでなく、ネットワークやUSB経由でも様々なOSを起動できます。
esd の BSP は、QNX、® VxWorks®、および Linux® で使用できます。FPGA のサンプル ソース コードは BSP に含まれています。FPGAは、XILINXツールチェーンを使用してプログラムされます。
esd EtherCATマスタースタックは、サポートされているすべてのオペレーティングシステムで使用できます。
多くの高度な機能により、API はより高い CAN/CAN FD ベースのプロトコルと組み合わせて使用するのに理想的です。多くの一般的なプロトコルについては、対応する実装が esd からすでに利用可能です。これらのClassical CANの上位層プロトコルは、多数のオペレーティングシステムで以下の通り利用可能です。

ご要望に応じてカスタマイズ

CAN

esd は、CAN 信号用の標準 PIM モジュールを提供しています。
さらに、ご要望に応じてCAN IPコア(CAN esdACC)を、カスタマイズされた構成(CANノード数、ルーティングFPGA P4)で実装することも可能です。

P6経由のI/O コネクタP6で

追加の73 LVTTL I/Oまたは34 LVDS I/O、およびシリアルATAインターフェースが利用可能です。

CPUタイプ

さらに、他のCPUタイプ(T1014、T1042)が適用可能であり、P4を介して追加のMRAMおよびその他のシリアルインターフェース(RS-232)も適用できます。

フラッシュ

ご要望に応じて、最大2x 128MByteのフラッシュもご用意しています。

RAM

最大2GByteのDDR3 RAMが利用可能です。

PMCのみ

XMC-CPU/T10は、キャリア上のスペースが限られている場合、コネクタP5およびP6なしで製造できます。

これらすべてのオプションは、合理的な量でカスタマイズされた連続生産に使用できます。